在近期于日本東京盛大舉行的2025年IEEE VLSI研討會上，一家全球領(lǐng)先的存儲技術(shù)企業(yè)揭開了其DRAM技術(shù)未來三十年的宏偉藍圖與創(chuàng)新戰(zhàn)略。

該企業(yè)的首席技術(shù)官在會上發(fā)表演講，詳細闡述了面對當(dāng)前DRAM性能與容量提升的技術(shù)瓶頸，公司正積極謀劃將前沿的4F2 VG平臺與3D DRAM技術(shù)深度融合，應(yīng)用于10納米及以下制程的內(nèi)存產(chǎn)品開發(fā)中。這一舉措標(biāo)志著公司在追求更高集成度、更快運行速度及更低能耗的道路上邁出了重要一步。

4F2 VG技術(shù)通過革新性地將傳統(tǒng)DRAM的平面柵極結(jié)構(gòu)轉(zhuǎn)變?yōu)榇怪迸帕校@著降低了每個數(shù)據(jù)存儲單元所占用的芯片面積，從而在提升存儲密度的同時，確保了產(chǎn)品性能的提升。尤為該技術(shù)還將借鑒NAND閃存中的混合鍵合工藝，為DRAM產(chǎn)品的創(chuàng)新設(shè)計開辟了新的路徑。

針對業(yè)界普遍擔(dān)憂的3D DRAM層數(shù)增加可能帶來的成本上升問題，該企業(yè)技術(shù)負責(zé)人表示，公司正致力于通過持續(xù)的技術(shù)革新與突破，逐步解決這一難題。他強調(diào)，技術(shù)創(chuàng)新是推動DRAM產(chǎn)業(yè)持續(xù)發(fā)展的關(guān)鍵動力，也是克服成本挑戰(zhàn)、實現(xiàn)產(chǎn)品升級的重要途徑。

在演講中，這位技術(shù)負責(zé)人還分享了公司在結(jié)構(gòu)設(shè)計、材料選擇以及元件配置等方面的深入探索與革新成果。他表示，這些創(chuàng)新舉措將為DRAM產(chǎn)品的未來發(fā)展奠定堅實基礎(chǔ)，并推動整個存儲行業(yè)邁向新的高度。