小芯片chiplets是半導(dǎo)體制造及封裝領(lǐng)域最熱門(mén)的技術(shù)之一，AMD、Intel已經(jīng)推出了多款小芯片設(shè)計(jì)的芯片，現(xiàn)在國(guó)產(chǎn)國(guó)產(chǎn)也在這個(gè)領(lǐng)域快速追趕，長(zhǎng)電科技今天宣布了自家的XDFOI封裝技術(shù)開(kāi)始量產(chǎn)，并為國(guó)際客戶生產(chǎn)了4nm多芯片封裝產(chǎn)品。

1月5日，長(zhǎng)電科技午間宣布，公司XDFOIChiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國(guó)際客戶4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級(jí)封裝。

長(zhǎng)電科技表示，目前，長(zhǎng)電科技XDFOI技術(shù)可將有機(jī)重布線堆疊中介層厚度控制在50μm以內(nèi)，微凸點(diǎn)(μBump)中心距為40μm，實(shí)現(xiàn)在更薄和更小單位面積內(nèi)進(jìn)行高密度的各種工藝集成，達(dá)到更高的集成度、更強(qiáng)的模塊功能和更小的封裝尺寸。

同時(shí)，還可以在封裝體背面進(jìn)行金屬沉積，在有效提高散熱效率的同時(shí)，根據(jù)設(shè)計(jì)需要增強(qiáng)封裝的電磁屏蔽能力，提升芯片成品良率。

據(jù)了解，長(zhǎng)電科技充分發(fā)揮這一工藝的技術(shù)優(yōu)勢(shì)，已在高性能計(jì)算、人工智能、5G、汽車(chē)電子等領(lǐng)域應(yīng)用，向下游客戶提供了外型更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。