臺積電在近期舉辦的2025年北美技術(shù)論壇上，不僅揭開了其最先進的A14邏輯制程的神秘面紗，還在先進封裝技術(shù)方面帶來了一系列令人矚目的進展。

據(jù)臺積電透露，他們正朝著2027年實現(xiàn)9.5倍光罩尺寸的CoWoS技術(shù)量產(chǎn)的目標邁進。這一技術(shù)的突破意味著，利用臺積電的先進邏輯技術(shù)，可以將多達12個甚至更多的HBM（高帶寬存儲器）堆疊整合到一個封裝中，從而極大地提升了單個封裝所能容納的芯片面積。

在更大晶圓尺寸封裝系統(tǒng)領(lǐng)域，臺積電推出了SoW系統(tǒng)級晶圓技術(shù)的新升級——SoW-X。與SoW-P采用的Chip-First流程不同，SoW-X采用的是Chip-Last流程，即先在晶圓上構(gòu)建中介層，然后再添加芯片。臺積電計劃于2027年實現(xiàn)這一技術(shù)的量產(chǎn)。

臺積電還展示了一系列高性能集成解決方案，其中包括專為HBM4設(shè)計的N12和N3制程邏輯基礎(chǔ)裸晶，以及運用COUPE緊湊型通用光子引擎技術(shù)的SiPh硅光子整合方案。這些技術(shù)的推出，無疑將進一步推動高性能計算（HPC）和人工智能（AI）領(lǐng)域的發(fā)展。

臺積電還介紹了針對AI應(yīng)用的新型集成型電壓調(diào)節(jié)器/穩(wěn)壓器（IVR）。與傳統(tǒng)的電路板上的獨立電源管理芯片（PMIC）相比，IVR在垂直功率密度傳輸方面表現(xiàn)出色，傳輸效率高達5倍。這一技術(shù)的推出，將進一步提升AI芯片的能效表現(xiàn)。